Veröffentlichungen

2003

• St. Wettig, E. Zehendner:
  The electronic agent: A legal personality under german law?
  2nd Workshop on the Law and Electronic Agents (LEA 2003), Edinburgh, 24. Juni 2003, pp. 97-112.
  

2001

• A. Unger, Th. Ungerer, E. Zehendner:
  Compiler-controlled dual-path branch execution.
  4th International Workshop on Advanced Parallel Processing Technologies (APPT'01), Ilmenau, 17.-19. September 2001, pp. 267-279.
  

2000

• W. Amme, P. Braun, F. Thomasset, E. Zehendner:
  Data dependence analysis of assembly code.
  International Journal of Parallel Programming 28, 5 (2000), 431-467.
  
• A. Unger, E. Zehendner, Th. Ungerer:
  A combined compiler and architecture technique to control multithreaded execution of branches and loop iterations.
  Computer Architecture News 28, 1 (2000) 53-61.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  A combined compiler and architecture technique to control multithreaded execution of branches and loop iterations.
  4th Annual Workshop on Interaction Between Compilers and Computer Architectures (INTERACT-4) im Rahmen des 6th International Symposium on High Performance Computer Architecture (HPCA-6), Toulouse, 8.-12. Januar 2000.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Speculation on data dependences.
  8th International Workshop on Compilers for Parallel Computers (CPC2000), Aussois, Frankreich, 4.-7. Januar 2000, pp. 123-133.
  
• P. Braun, W. Amme, F. Thomasset, E. Zehendner:
  A data flow framework for analyzing assembly code.
  8th International Workshop on Compilers for Parallel Computers (CPC2000), Aussois, Frankreich, 4.-7. Januar 2000, pp. 163-172.
  
• M. Gutzmann, F. Mattasch, E. Zehendner:
  Ein paralleles und verteiltes OLAP-System für große Datenbasen.
  Net.ObjectDays2000, Erfurt, 9.-12. Oktober 2000, pp. 217-222.
  

1999

• W. Erhard, K.-E. Großpietsch, W. Koch, E. Maehle, E. Zehendner (Herausgeber):
  Workshops zur Architektur von Rechensystemen.
  Vorträge der Workshops im Rahmen der 15. GI/ITG-Fachtagung ARCS `99 - Architektur von Rechensystemen 1999, Jena, 4.-7. Oktober 1999.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Compiler supported speculative execution on SMT processors.
  Workshop on Multi-Threaded Execution, Architecture, and Compilation (MTEAC 99) im Rahmen des 5th International Symposium on High-Performance Computer Architecture (HPCA-5), Orlando, FL, 9.-12. Januar 1999.
  
• R. Weper, E. Zehendner, W. Erhard:
  RHO: An innovative approach for modeling parallel architectures.
  International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA '99), Las Vegas, Nevada, 28. Juni -1. Juli 1999, Vol. 3, pp. 1690-1696.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Utilising parallel resources by speculation.
  7th Euromicro Workshop on Parallel and Distributed Processing (PDP '99), Funchal, Madeira, Portugal, 3.-5. Februar 1999, pp. 339-343.
  
• R. Weper, E. Zehendner, W. Erhard:
  RHO: Hierarchical modeling of parallel architectures.
  7th Euromicro Workshop on Parallel and Distributed Processing (PDP '99), Funchal, Madeira, Portugal, 3.-5. Februar 1999, pp. 233-240.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Simultaneous Speculation Scheduling.
  11th Symposium on Computer Architecture and High Performance Computing (SBAC-PAD'99), Natal, Brasilien, 29. September - 2. Oktober 1999, pp. 175-182.
  
• W. Amme, P. Braun, W. Loewe, E. Zehendner:
  Lists on distributed and virtual shared memory systems.
  11th Symposium on Computer Architecture and High Performance Computing (SBAC-PAD'99), Natal, Brasilien, 29. September - 2. Oktober 1999, pp. 157-163.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Simultaneous Speculative Scheduling - A technique for speculative dual path execution.
  Systemarchitektur auf dem Weg ins 3. Jahrtausend. Neue Strukturen, Konzepte, Verfahren und Bewertungsmethoden. 15. GI/ITG-Fachtagung ARCS `99 - Architektur von Rechensystemen 1999, Jena, 4.-7. Oktober 1999, pp. 75-82.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Simultaneous Speculative Scheduling - Dynamische Parallelisierung.
  GI/ITG-Workshop Mikroprozessoren zur Jahrtausendwende: Gestaltungsalternativen zukünftiger Prozessorarchitekturen ( im Rahmen der ARCS '99), Jena, 7. Oktober 1999, pp. 43-52.
  
• T. Fink, Th. Zimmermann, E. Zehendner:
  Amica: einfache, uniforme Nutzung heterogener, verteilter, dynamischer Ressourcen.
  5.Workshop Parallele Systeme und Algorithmen PASA'99 (im Rahmen der ARCS '99), Jena, 7. Oktober 1999, pp. 173-180.
  
• W. Amme, P. Braun, W. Loewe, E. Zehendner:
  Mapping list algorithms on parallel systems.
  5.Workshop Parallele Systeme und Algorithmen PASA'99 (im Rahmen der ARCS '99), Jena, 7. Oktober 1999, pp. 229-238.
  
• M. Godhoff, R. Weper, E. Zehendner, W. Erhard:
  "Hannover-Harmony" - Renaissance of the Salon Music via WWW.
  2nd IN-TELE Conference, Jena, 16.-18. September 1999.
  In: W. Frindte, T. Köhler, P. Marquet, E. Nissen (Herausgeber):
  Internet-based teaching and learning (IN-TELE) 99.
  Internet communication, Band 3.
  Peter Lang, Europäischer Verlag der Wissenschaften, Frankfurt am Main, 2001, pp. 353-360.
• W. Amme, P. Braun, E. Zehendner, F. Thomasset:
  Data dependence analysis of assembly code.
  Rapport de recherche RR-3764, INRIA Rocquencourt, 1999.
  

1998

• W. Amme, E. Zehendner:
  Data dependence analysis in programs with pointers.
  Parallel Computing 24 (1998) 505-525.
  
• W. Amme, P. Braun, F. Thomasset, E. Zehendner:
  Data dependence analysis of assembly code.
  International Conference on Parallel Architectures and Compilation Techniques (PACT'98), Paris, 14.-17. Oktober 1998, pp. 340-347.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Static speculation, dynamic resolution.
  7th Workshop on Compilers for Parallel Computers (CPC'98), Linköping, Schweden, 29. Juni -1. Juli 1998, pp. 243-253.
  
• S. Bühling, W. Amme, E. Zehendner:
  An abstract store representation for may and must alias analysis in C programs.
  7th Workshop on Compilers for Parallel Computers (CPC'98), Linköping, Schweden, 29. Juni -1. Juli 1998, pp. 284-295.
  
• W. Amme, P. Braun, F. Thomasset, E. Zehendner:
  ADAM: Advanced data dependence analysis for machine code.
  7th Workshop on Compilers for Parallel Computers (CPC'98), Linköping, Schweden, 29. Juni -1. Juli 1998, pp. 207-217.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  A compiler technique for speculative execution of alternative program paths targeting multithreaded architectures.
  Yale Multithreaded Programming Workshop, Yale University, New Haven, Connecticut, 8.-9. Juni 1998.
  
• M. Beck, Th. Ungerer, E. Zehendner:
  Architecture-dependent partitioning of dependence graphs.
  6th Euromicro Workshop on Parallel and Distributed Processing (PDP '98), Madrid, 21.-23. Januar 1998, pp. 70-76.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Parallele Ausführung alternativer Programmpfade.
  17. Workshop Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware der GI/ITG-Fachgruppe PARS, Karlsruhe, 16.-17. September 1998, pp. 50-59.
  
• S. Bühling, W. Amme, E. Zehendner:
  Alias-Analyse für die Parallelisierung von C-Programmen.
  17. Workshop Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware der GI/ITG-Fachgruppe PARS, Karlsruhe, 16.-17. September 1998, pp. 60-69.
  
• W. Amme, P. Braun, E. Zehendner:
  Datenabhängigkeitsanalyse zur Erhöhung des Parallelitätsgrades auf Anweisungsebene.
  17. Workshop Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware der GI/ITG-Fachgruppe PARS, Karlsruhe, 16.-17. September 1998, pp. 70-79.
  
• S. Bühling, W. Amme, E. Zehendner:
  Datenabhängigkeitsanalyse mit A/D-Graphen - Eine Implementierung.
  Berichte zur Rechnerarchitektur 4, 14, Friedrich-Schiller-Universität Jena, 1998.
  
• S. Bühling, W. Amme, E. Zehendner:
  Alias analysis and variable bounds analysis for C programs.
  Berichte zur Rechnerarchitektur 4, 12, Friedrich-Schiller-Universität Jena, 1998.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  Simultaneous speculation scheduling.
  Berichte zur Rechnerarchitektur 4, 11, Friedrich-Schiller-Universität Jena, 1998.
  
• A. Unger, Th. Ungerer, E. Zehendner:
  A compiler technique for speculative execution of alternative program paths.
  Berichte zur Rechnerarchitektur 4, 10, Friedrich-Schiller-Universität Jena, 1998.
  
• A. Unger, E. Zehendner:
  Übersetzertechniken für mehrfädige superskalare Prozessoren: Spekulative Ausführung von Programmpfaden.
  Berichte zur Rechnerarchitektur 4, 6, Friedrich-Schiller-Universität Jena, 1998.
  

1997

• A. Unger, E. Zehendner:
  GNU instruction scheduler: ailments and cures in context of superscalarity.
  IEEE TCCA Newsletter, Juni 1997, pp. 34-36.
  
• A. Unger, E. Zehendner:
  GNU instruction scheduler: ailments and cures in context of superscalarity.
  Workshop on Interaction between Compilers and Computer Architectures im Rahmen des 3rd International Symposium on High-Performance Computer Architecture (HPCA-3), San Antonio, TX, 1.-5. Februar 1997.
  
• W. Amme, E. Zehendner:
  Experiences in analyzing data dependences for programs with pointers and structures.
  Euro-Par'97, Passau, 26.-29. August 1997.
  Springer Lecture Notes in Computer Science, Vol. 1300, pp. 342-346.
  
• W. Amme, E. Zehendner:
  Efficient calculation of data dependences in programs with pointers and structures.
  23rd Euromicro Conference New Frontiers of Information Technology, Budapest, 1.-4. September 1997, pp. 55-62.
  
• W. Amme, P. Braun, E. Zehendner:
  Scheduling parallel loops for processing linear lists.
  23rd Euromicro Conference New Frontiers of Information Technology, Budapest, 1.-4. September 1997, pp. 426-430.
  
• A. Unger, E. Zehendner:
  Tuning the GNU instruction scheduler to superscalar microprocessors.
  23rd Euromicro Conference New Frontiers of Information Technology, Budapest, 1.-4. September 1997, pp. 275-282.
  
• E. Zehendner:
  Simulating systolic arrays on MasPar machines.
  23rd Euromicro Conference New Frontiers of Information Technology, Budapest, 1.-4. September 1997, pp. 394-401.
  
• W. Amme, E. Zehendner:
  Efficient calculation of data dependences in programs with pointers and structures (extended abstract).
  2nd Sino-German Workshop on Advanced Parallel Processing Technologies (APPT'97), Koblenz, 17.-18. September 1997, pp. 59-66.
  
• M. Beck, Th. Ungerer, E. Zehendner:
  Architekturabhängige Partitionierung von Datenflußgraphen.
  Workshop Alternative Konzepte für Sprachen und Rechner der Fachgruppe 2.1.4 der Gesellschaft für Informatik, Bad Honnef, 28.-30. April 1997, pp. 69-76.
  
• A. Unger, E. Zehendner:
  Anpassung des GNU Instruction Schedulers an superskalare Prozessoren.
  GUUG Frühjahrsfachgespräch, Köln, 26.-28. Februar 1997.
  
• E. Nadobnykh, M. Beck, E. Zehendner:
  Vergleich der Rechenleistung der Systeme MasPar MP-2 und Systola 1024.
  Berichte zur Rechnerarchitektur 3, 29, Friedrich-Schiller-Universität Jena, 1997.
  
• M. Beck, Th. Ungerer, E. Zehendner:
  Architecture-dependent partitioning of dependence graphs.
  Berichte zur Rechnerarchitektur 3, 23, Friedrich-Schiller-Universität Jena, 1997.
  
• E. Zehendner:
  Simulating systolic arrays on MasPar machines.
  Berichte zur Rechnerarchitektur 3, 17, Friedrich-Schiller-Universität Jena, 1997.
  

1996

• W. Amme, E. Zehendner:
  Data dependence analysis in programs with pointers.
  6th Workshop on Compilers for Parallel Computers (CPC'96), Aachen, 11.-13. Dezember 1996, pp. 371-382.
  
• W. Amme, E. Zehendner:
  A/D graphs-a data structure for data dependence analysis in programs with pointers.
  In: L. Böszörmenyi (ed.): Parallel Computation. 3rd International Conference of the ACPC with special emphasis on Parallel Databases and Parallel I/O, Klagenfurt, 22.-25. September 1996.
  Springer Lecture Notes in Computer Science, Vol. 1127, pp. 229-230.
  
• W. Amme, E. Zehendner:
  A/D graphs-a data structure for data dependence analysis in programs with pointers.
  4th Workshop on Parallel Systems and Algorithms (PASA'96), Jülich, 10.-12. April 1996, pp. 259-279.
  
• W. Amme, P. Braun, E. Zehendner:
  Experiences in analyzing data dependences for programs with pointers and structures.
  Forschungsergebnisse der Fakultät für Mathematik und Informatik, Nr. Math/Inf/96/34, 1996.
  
• W. Amme, E. Zehendner:
  Ein Übersetzer für die Programmiersprache TinyPascal.
  Berichte zur Rechnerarchitektur 2, 24, Friedrich-Schiller-Universität Jena, 1996.
  
• P. Braun, W. Amme, E. Zehendner:
  Effizienzbestimmung beim Parallelisieren von Schleifen über dynamischen Datenstrukturen.
  Berichte zur Rechnerarchitektur 2, 23, Friedrich-Schiller-Universität Jena, 1996.
  
• W. Amme, E. Zehendner:
  Efficient calculation of data dependences in programs with pointers and structures.
  Berichte zur Rechnerarchitektur 2, 22, Friedrich-Schiller-Universität Jena, 1996.
  
• J. Frotscher, W. Amme, E. Zehendner:
  Implementierung einer Programmtransformation durch inkrementelles Aktualisieren interner Datenstrukturen.
  Berichte zur Rechnerarchitektur 2, 6, Friedrich-Schiller-Universität Jena, 1996.
  
• K. Salzwedel, W. Amme, E. Zehendner:
  Entwurf und Implementierung eines hierarchischen Systems zur Berechnung von Datenabhängigkeiten.
  Berichte zur Rechnerarchitektur 2, 5, Friedrich-Schiller-Universität Jena, 1996.
  
• A. Unger, S. Schmidt, E. Zehendner:
  Anordnung von Instruktionen.
  Berichte zur Rechnerarchitektur 2, 4, Friedrich-Schiller-Universität Jena, 1996.
  
• E. Zehendner:
  Comparing current SIMD computers with general systolic arrays.
  Berichte zur Rechnerarchitektur 2, 2, Friedrich-Schiller-Universität Jena, 1996.
  
• W. Amme, E. Zehendner:
  Ein monotones Datenflußsystem zur Bestimmung von Datenabhängigkeiten in Programmen mit Zeigern.
  Berichte zur Rechnerarchitektur 2, 1, Friedrich-Schiller-Universität Jena, 1996.
  

1995

• E. Zehendner:
  Entwurf systolischer Systeme.
  Teubner-Texte zur Informatik, Band 16.
  Stuttgart, Leipzig: Teubner, 1996.
  ISBN 3-8154-2066-0.
  

1994

• E. Zehendner:
  Abbildung regulärer Algorithmen auf synchrone Prozessorarrays.
  Habilitationsschrift, Universität Augsburg, Juli 1994, 441 Seiten.
  

1993

• M. Beck, Th. Ungerer, E. Zehendner:
  Classification and performance evaluation of hybrid dataflow techniques with respect to matrix multiplication.
  Workshop "Feinkörnige und Massive Parallelität", GI/ITG-Fachgruppe PARS, Dresden, 6.-8. April 1993, pp. 118-126.
  
• L. Öfele, E. Zehendner:
  Properties of adders for generalized signed-digit numbers.
  Workshop "Feinkörnige und Massive Parallelität", GI/ITG-Fachgruppe PARS, Dresden, 6.-8. April 1993, pp. 32-39.
  
• L. Öfele, E. Zehendner:
  Properties of adders for generalized signed-digit numbers.
  Report Nr. 285, Institut für Mathematik, Universität Augsburg, 1993.
  

1992

• Th. Ungerer, E. Zehendner:
  Das ASTOR-Projekt - integrierter Entwurf einer parallelen Sprache und einer parallelen Rechnerarchitektur.
  Informatik - Forschung und Entwicklung 7, 1 (Januar 1992), pp. 14-29.
  
• Th. Ungerer, E. Zehendner:
  Threads and subinstruction level parallelism in a data flow architecture.
  CONPAR 92/VAPP V, Lyon, 1.-4. September 1992.
  Springer Lecture Notes in Computer Science 634, pp. 731-736.
  
• E. Zehendner, Th. Ungerer:
  A large-grain data flow architecture utilizing multiple levels of parallelism.
  CompEuro '92, Den Haag, 4.-8. Mai 1992, pp. 23-28.
  
• E. Zehendner:
  Efficient implementation of regular parallel adders for binary signed digit number representations.
  18th EUROMICRO Symposium, Paris, 14.-17. September 1992.
  Microprocessing and Microprogramming 35 (1992), pp. 319-326.
  
• E. Zehendner:
  Reguläre parallele Addierer für redundante Binärzahlen.
  Workshop "Parallelrechner und Programmiersprachen", GI-Fachgruppen 2.1.4 und 3.1.2, Schloß Dagstuhl, 26.-28. Februar 1992, pp. 167-177.
  
• Th. Ungerer, E. Zehendner:
  Threads and subinstruction level parallelism in a data flow architecture.
  Report Nr. 257, Institut für Mathematik, Universität Augsburg, 1992.
  
• E. Zehendner:
  Efficient implementation of regular parallel adders for binary signed digit number representations.
  Report Nr. 256, Institut für Mathematik, Universität Augsburg, 1992.
  
• E. Zehendner:
  Reguläre parallele Addierer für redundante binäre Zahlsysteme.
  Report Nr. 255, Institut für Mathematik, Universität Augsburg, 1992.
  
• E. Zehendner, Th. Ungerer:
  A large-grain data flow architecture utilizing multiple levels of parallelism.
  Report Nr. 251, Institut für Mathematik, Universität Augsburg, 1992.
  

1991

• Th. Ungerer, E. Zehendner:
  A multi-level parallelism architecture.
  Computer Architecture News 19, 4 (1991) 86-93.
  
• Th. Ungerer, E. Zehendner:
  Das ASTOR-Projekt - integrierter Entwurf einer parallelen Sprache und einer parallelen Rechnerarchitektur.
  Report Nr. 244, Institut für Mathematik, Universität Augsburg, 1991.
  
• Th. Ungerer, E. Zehendner:
  A multi-level parallelism architecture.
  Report Nr. 230, Institut für Mathematik, Universität Augsburg, 1991.
  

1990

• E. Zehendner:
  Structure-oriented computer architectures.
  10th International Conference on Distributed Computing Systems, Paris, 28. Mai - 1. Juni 1990, pp. 344-351.
  
• E. Zehendner, Ch. Glaser, Th. Ungerer:
  Konfigurierbare abstrakte Kommunikationsschnittstellen unter HELIOS.
  TAT'90, Aachen, 17.-18. September 1990, pp. 36-37.
  
• Th. Ungerer, E. Zehendner:
  Das ASTOR-Projekt.
  Report Nr. 218, Institut für Mathematik, Universität Augsburg, 1990.
  
• E. Zehendner:
  Structure-oriented computer architectures.
  Report Nr. 215, Institut für Mathematik, Universität Augsburg, 1990.
  

1989

• E. Zehendner, Th. Ungerer:
  A parallel programming language directed towards top-down software development.
  1989 International Conference on Parallel Processing, St. Charles, Illinois, 8.-12. August 1989, Vol. II, pp. 122-125.
  
• E. Zehendner, Th. Ungerer:
  A module-based language for parallel programming.
  10th Tunisian-French Seminar of Computer Science, Tunis, 23.-25. Mai 1989, pp. 77-89.
  
• E. Zehendner, M. Haak:
  Recent improvements on the concept of conditional critical regions.
  15th EUROMICRO Symposium, Köln, 4.-8. September 1989.
  Microprocessing and Microprogramming 28 (1989) 15-18.
  
• E. Zehendner, Th. Ungerer:
  Eine parallele Programmiersprache mit Modulkonzept.
  Workshop Konfiguration, Benutzung und Programmierung von Parallelrechnern, Fachgruppe 3.1.2 (PARS) der Gesellschaft für Informatik, München, 10.-12. April 1989, pp. 37-46.
  
• E. Zehendner, M. Haak:
  Recent improvements on the concept of conditional critical regions.
  Report Nr. 207, Institut für Mathematik, Universität Augsburg, 1989.
  
• E. Zehendner, Th. Ungerer:
  A module-based language for parallel programming.
  Report Nr. 197, Institut für Mathematik, Universität Augsburg, 1989.
  

1988

• H.-J. Töpfer, Th. Ungerer, E. Zehendner:
  Computer architectures: a case for top-down design.
  Workshop on the Future Trends of Distributed Computing Systems in the 1990s, Hong Kong, 14.-16. September 1988, pp. 445-451.
  
• Th. Ungerer, E. Zehendner:
  Language abstractions for concurrency control.
  International Computer Science Conference '88, Hong Kong, 19.-21. Dezember 1988, pp. 146-151.
  
• E. Zehendner, Th. Ungerer:
  Problem-adequate notations for expressing parallelism in imperative programming languages and implications for computer architectures.
  International Computer Symposium ICS '88, Taipei, Taiwan, 15.-17. Dezember 1988, pp. 146-151.
  
• Th. Ungerer, E. Zehendner:
  A parallel computer architecture directed towards modular concurrent programming.
  8th SCCC International Conference on Computer Science, Santiago de Chile, 4.-8. Juli 1988.
  
• I. Eichenseher, Th. Ungerer, E. Zehendner:
  CADL - a formal description language for parallel computer architectures.
  14th EUROMICRO Symposium, Zürich, 29. August - 1. September 1988.
  Microprocessing and Microprogramming 24 (1988) 363-370.
  
• E. Zehendner, Th. Ungerer:
  A simulation method for parallel computer architectures.
  14th EUROMICRO Symposium, Zürich, 29. August - 1. September 1988.
  Microprocessing and Microprogramming 25 (1989) 209-212.
  
• Th. Ungerer, E. Zehendner:
  Language abstractions for concurrency control.
  Report Nr. 189, Institut für Mathematik, Universität Augsburg, 1988.
  
• E. Zehendner, Th. Ungerer:
  Problem-adequate notations for expressing parallelism in imperative programming languages and implications for computer architectures.
  Report Nr. 188, Institut für Mathematik, Universität Augsburg, 1988.
  
• H.-J. Töpfer, Th. Ungerer, E. Zehendner:
  Computer architectures: a case for top-down design.
  Report Nr. 183, Institut für Mathematik, Universität Augsburg, 1988.
  
• Th. Ungerer, E. Zehendner:
  A parallel computer architecture directed towards modular concurrent programming.
  Report Nr. 177, Institut für Mathematik, Universität Augsburg, 1988.
  
• I. Eichenseher, Th. Ungerer, E. Zehendner:
  CADL - a formal description language for parallel computer architectures.
  Report Nr. 175, Institut für Mathematik, Universität Augsburg, 1988.
  

1987

• E. Zehendner:
  Das Z80-Buch. Assembler - Datenstrukturen - Programmaufbau.
  Haar: Markt & Technik, 1987, 682 Seiten.
  
• Th. Ungerer, E. Zehendner:
  Exploiting hardware in the ASTOR architecture.
  In: R. Sharpe (ed.): Information Technology Manufacturing Europe 1988. London, 1987, pp. 69-71.
  
• E. Zehendner, Th. Ungerer:
  The ASTOR architecture.
  7th International Conference on Distributed Computing Systems, Berlin, 21.-25. September 1987, pp. 424-430.
  
• E. Zehendner:
  A module-based assembly language with parallel processing constructs and its implementation in the ASTOR architecture.
  13th EUROMICRO Symposium, Portsmouth, 14.-17. September 1987.
  Microprocessing and Microprogramming 23 (1988) 215-220.
  
• Th. Ungerer, E. Zehendner:
  Aspekte der Implementierung modularer Programmiersprachen für parallele Rechnerarchitekturen.
  Report Nr. 159, Institut für Mathematik, Universität Augsburg, 1987.
  
• E. Zehendner:
  A module-based assembly language with parallel processing constructs and its implementation in the ASTOR architecture.
  Report Nr. 156, Institut für Mathematik, Universität Augsburg, 1987.
  
• E. Zehendner, Th. Ungerer:
  The ASTOR architecture.
  Report Nr. 151, Institut für Mathematik, Universität Augsburg, 1987.
  

1986

• E. Zehendner:
  Methoden der Polyedertheorie zur Herleitung von oberen Schranken für die Mächtigkeit von Blockcodes.
  Dissertation, Universität Augsburg, 1986.
  

1985

• H.-J. Töpfer, Th. Ungerer, E. Zehendner:
  Entwurf einer strukturorientierten Rechnerarchitektur.
  Preprint Nr. 84, Institut für Mathematik, Universität Augsburg, 1985.
  

1984

• W. Heise, E. Zehendner:
  Quadratsummen in GF(p).
  Mitteilungen aus dem Mathematischen Seminar Giessen 164 (1984) 185-189.
  

1983

• E. Zehendner:
  A non-existence theorem for cyclic MDS-codes.
  Atti Sem. Mat. Fis. Univ. Modena 32 (1983) 203-205.
  

1982

• E. Zehendner:
  Existenzprobleme zyklischer MDS-Codes.
  Diplomarbeit, Technische Universität München, 1982.
  

1979

• G. Falkner, W. Heise, B. Kowol, E. Zehendner:
  On the existence of cyclic optimal codes.
  Atti Sem. Mat. Fis. Univ. Modena 28 (1979) 326-341.